F1SYH‑TX1 — alimentation RP2040 et Si5351
Rail 3,3 V logique du F1SYH‑TX1
Un régulateur 3,3 V propre et local pour la logique, l’horloge et les interfaces.
Chaîne fonctionnelle
5V_DIG→LDO AP2112K→3V3_CTRL→Ferrite→3V3_CLK
Point critique : Ne pas alimenter le Si5351 depuis une broche 3,3 V non filtrée d’un module de développement.
Schéma textuel et connexions
5V_DIG ── U1 AP2112K-3.3 ── 3V3_CTRL
│ │
C1 10 µF C2 10 µF
│ │
GND GND
3V3_CTRL ── FB1 600 Ω @100 MHz ── 3V3_CLK
│
C3 10 µF
C4 100 nF
│
GNDSéparation
3V3_CTRL alimente RP2040, interfaces et logique.
3V3_CLK alimente uniquement Si5351 et référence associée.
La ferrite réduit le retour de bruit numérique vers la synthèse.
Découplage
100 nF par broche d’alimentation du RP2040.
1 µF et 100 nF au plus près du Si5351.
Conserver une masse continue sous les bus numériques.
Mesures
Vérifier 3,3 V avant insertion du RP2040.
Mesurer l’appel de courant au démarrage de l’écran et de l’USB.
Observer la raie de référence avec et sans ferrite.
Nomenclature principale
| Référence | Description | Qté |
|---|---|---|
| U1 | AP2112K-3.3 ou MCP1825S-3302 | 1 |
| FB1 | Ferrite 600 Ω @100 MHz, ≥300 mA | 1 |
| C1,C2,C3 | 10 µF X7R | 3 |
| C4 | 100 nF C0G/X7R | 1 |
Calculs et contrôles
Marge LDO = 5,0 − 3,3 = 1,7 V
Pdiss à 250 mA ≈ 0,425 W
Rail horloge séparé par ferrite
- Vérifier polarité et brochage.
- Tester sous courant limité.
- Mesurer avant connexion aux cartes RF.
- Consigner les valeurs réelles.
Procédure de mise en service
Validation : aucune carte suivante n’est alimentée tant que les rails, courants et états de sécurité ne sont pas conformes.