F1SYH‑TX1 — lot 87

Validation JIG-B1

Qualifier le banc avant de l’utiliser comme référence.

StructurePASS

ERC/DRCà faire

chargesà mesurer

switchesà vérifier

Carte nue→Charges→Stimuli→Moniteurs

Point critique : Un JIG incorrect peut faire accepter un backplane défectueux.

Détails techniques

{
  "project": "F1SYH_TX1_B1_JIG",
  "status": "STRUCTURAL_PASS_RELEASE_REVIEW_REQUIRED",
  "checks": [
    {
      "check": "F1SYH_TX1_B1_JIG.kicad_pcb",
      "status": "PASS",
      "detail": "depth=0"
    },
    {
      "check": "F1SYH_TX1_B1_JIG.kicad_sch",
      "status": "PASS",
      "detail": "depth=0"
    },
    {
      "check": "BOM/PCB references",
      "status": "PASS",
      "detail": []
    }
  ],
  "warnings": [
    "ERC/DRC non exécutés.",
    "Mesures RF réelles requises.",
    "Schéma legacy à importer."
  ]
}

Charges

Valeur et puissance.

Switches

Niveaux logiques.

Moniteurs

Courant LED limité.

Spécifications

Statut	STRUCTURAL_PASS_RELEASE_REVIEW_REQUIRED
Gerber	preview
RF	aucune
Usage	B1 seulement

Statut

Contrôlé : structure, BOM/PCB, registre des faisceaux, scripts et archives.

À confirmer : ERC, DRC, continuité physique, charge et CEM.

Téléchargements

JIG-B1

Procédure

Télécharger les archives.

Ouvrir B1 dans KiCad 10.

Comparer tous les brochages au registre.

Lancer ERC et DRC.

Fabriquer le JIG-B1.

Tester continuité et isolement.

Tester les charges par rail.

Générer le rapport de recette.

Objectif : aucune carte branchée avant validation complète du backplane et de chaque faisceau.