F1SYH‑TX1 — lot 81

Validation structurelle S1 REV-B

Séparer le candidat CAO des validations RF restantes.

StructurePASS
BOM/PCBPASS
ERC/DRCà faire
RFà mesurer
StructureKiCadAssemblageRF
Point critique : Aucune sortie ne doit être reliée aux mélangeurs avant la recette JIG-S1.

Détails techniques

{
  "project": "F1SYH_TX1_S1_B",
  "status": "STRUCTURAL_PASS_RELEASE_REVIEW_REQUIRED",
  "checks": [
    {
      "check": "F1SYH_TX1_S1_B.kicad_pcb",
      "status": "PASS",
      "detail": "depth=0"
    },
    {
      "check": "F1SYH_TX1_S1_B.kicad_sch",
      "status": "PASS",
      "detail": "depth=0"
    },
    {
      "check": "BOM/PCB references",
      "status": "PASS",
      "detail": []
    }
  ],
  "warnings": [
    "ERC/DRC non exécutés.",
    "Mesures RF réelles requises.",
    "Schéma legacy à importer."
  ]
}

Acquis

BOM, règles et interfaces.

Restant

ERC/DRC et mesures.

Release

Deux cartes complètes.

Spécifications

StatutSTRUCTURAL_PASS_RELEASE_REVIEW_REQUIRED
BOMcandidate
Prototyperequis
ReleaseNON

Statut

Contrôlé : structure, BOM/PCB, syntaxe et tests hôte.
À confirmer : ERC, DRC, spectre, niveau et stabilité sur matériel réel.

Procédure

Télécharger les archives.
Ouvrir le projet dans KiCad 10.
Importer et compléter le schéma.
Vérifier QFN, TCXO et SMA.
Lancer ERC et DRC.
Assembler une carte.
Tester avec JIG-S1.
Remplir le rapport.
Objectif : qualifier les sorties sur charge 50 Ω avant connexion aux mélangeurs.