F1SYH‑TX1 — lot 72

Plan de tests JIG1

Standardiser les tests A1, S1, RX1, TX1, PA1 et F1.

T001A1

T002S1

T003RX1

T004TX1

Préparation→Injection→Mesure→Verdict

Point critique : Ne jamais modifier les limites après avoir vu le résultat sans justification documentée.

Détails techniques

L'archive contient F1SYH_TX1_JIG1-test-plan.csv avec identifiants, valeurs, limites et statut.

Un rapport par numéro de série.

Définies avant mesure.

Références et calibration.

Contrôlé automatiquement : structure, BOM/PCB, syntaxe PHP/Bash et intégrité ZIP.

À faire dans KiCad : import schéma, ERC, synchronisation PCB, DRC et réexport Gerber.

Télécharger l'archive.

Importer le schéma .sch.

Enregistrer en .kicad_sch natif.

Vérifier symboles et empreintes.

Mettre à jour le PCB.

Lancer ERC/DRC.

Réexporter les Gerber.

Tester le prototype seul.

Objectif : valider chaque carte seule avant intégration.