F1SYH‑TX1 — LO et BFO
Synthétiseur Si5351 et TCXO du F1SYH‑TX1
Produire LO principal, BFO et horloge auxiliaire avec niveaux maîtrisés et sorties filtrées.
Chaîne fonctionnelle
TCXO 25 MHz→Si5351A→CLK0 LO→CLK1 BFO→CLK2 test→Buffers 74AC
Point critique : Ne pas attaquer directement un mélangeur en anneau de diodes depuis une sortie Si5351 non bufferisée.
Schéma textuel et connexions
TCXO 25 MHz ── C1 10 nF ── XA du Si5351A XB configuré selon mode horloge externe Si5351A : CLK0 ── R1 33 Ω ── 74AC04 buffer ── atténuateur 3 dB ── LO_MAIN CLK1 ── R2 33 Ω ── 74AC04 buffer ── filtre LP ── BFO_9M CLK2 ── R3 33 Ω ── point de test / horloge auxiliaire Alimentation : 3V3_CLK ── FB1 ── 3V3_SI5351 Découplage 1 µF + 100 nF au plus près SDA/SCL avec pull-up 4,7 kΩ vers 3V3_CTRL
Référence
Le TCXO 25 MHz remplace le quartz standard pour améliorer la stabilité.
Le coefficient exact est mesuré et stocké dans le firmware.
Prévoir un point d’injection pour une référence future.
Sorties
CLK0 fournit le LO principal.
CLK1 fournit le BFO proche de 9 MHz.
CLK2 reste disponible pour test ou extension.
Niveaux RF
Les buffers isolent le Si5351 des charges variables.
Un atténuateur fixe améliore l’adaptation.
Le niveau final est mesuré au mélangeur réel.
Nomenclature principale
| Référence | Description | Qté |
|---|---|---|
| U1 | Si5351A-B-GT | 1 |
| X1 | TCXO 25 MHz, 3,3 V | 1 |
| U2 | 74AC04 ou 74LVC1G04 selon sorties | 1 |
| R1-R3 | 33 Ω | 3 |
| Pull-up I²C | 4,7 kΩ | 2 |
| FB1 | Ferrite 600 Ω @100 MHz | 1 |
Calculs et contrôles
fCLK = PLL / diviseur multisynth
Correction ppm appliquée dans le calcul firmware
LO +7 dBm obtenu après buffer adapté, pas directement du Si5351
- Vérifier polarité et brochage.
- Tester sous courant limité.
- Mesurer avant connexion aux cartes RF.
- Consigner les valeurs réelles.
Procédure de mise en service
Validation : aucune carte suivante n’est alimentée tant que les rails, courants et états de sécurité ne sont pas conformes.