F1SYH‑TX1 — lot 64

Intégration A1+C1+S1+B1

Valider le premier ensemble avant de concevoir RX1 et TX1.

A1rails

B1distribution

C1contrôle

S1horloges

A1→B1→C1→S1→Banc

Point critique : Ne pas démarrer RX1/TX1 avant de figer les interfaces.

Détails techniques

Ordre : A1 seule, B1 seule, A1+B1, C1 sans relais, firmware test, S1, I2C, horloges, sorties relais sur LED, simulation PTT/READY/FAULT.

Un module à la fois.

Rails et horloges.

Brochages avant RX/TX.

Contrôlé automatiquement : structure S-expression, concordance BOM/PCB, syntaxe PHP/Bash et intégrité ZIP.

À contrôler avec KiCad : conversion du schéma, ERC, mise à jour PCB depuis schéma, DRC, empreintes et réexport Gerber.

Télécharger l’archive.

Ouvrir le schéma .sch.

Enregistrer en .kicad_sch natif.

Vérifier symboles et empreintes.

Mettre à jour le PCB.

Lancer ERC/DRC.

Réexporter Gerber.

Construire un prototype.

Objectif : aucun PCB commandé avant ERC/DRC et contrôle des empreintes réelles.