F1SYH‑TX1 — lot 85

Validation structurelle B1 REV-B

Séparer le candidat CAO de la validation électrique réelle.

StructurePASS

BOM/PCBPASS

ERC/DRCà faire

chargeà tester

Structure→KiCad→JIG→Intégration

Point critique : La cohérence informatique du pinout ne prouve pas la continuité du faisceau fabriqué.

Détails techniques

{
  "project": "F1SYH_TX1_B1_B",
  "status": "STRUCTURAL_PASS_RELEASE_REVIEW_REQUIRED",
  "checks": [
    {
      "check": "F1SYH_TX1_B1_B.kicad_pcb",
      "status": "PASS",
      "detail": "depth=0"
    },
    {
      "check": "F1SYH_TX1_B1_B.kicad_sch",
      "status": "PASS",
      "detail": "depth=0"
    },
    {
      "check": "BOM/PCB references",
      "status": "PASS",
      "detail": []
    }
  ],
  "warnings": [
    "ERC/DRC non exécutés.",
    "Mesures RF réelles requises.",
    "Schéma legacy à importer."
  ]
}

Acquis

BOM, connecteurs, règles.

Restant

ERC/DRC et essais.

Release

Deux ensembles complets.

Spécifications

Statut	STRUCTURAL_PASS_RELEASE_REVIEW_REQUIRED
Faisceaux	registre fourni
Prototype	requis
Release	NON

Statut

Contrôlé : structure, BOM/PCB, registre des faisceaux, scripts et archives.

À confirmer : ERC, DRC, continuité physique, charge et CEM.

Téléchargements

B1 REV-B

Procédure

Télécharger les archives.

Ouvrir B1 dans KiCad 10.

Comparer tous les brochages au registre.

Lancer ERC et DRC.

Fabriquer le JIG-B1.

Tester continuité et isolement.

Tester les charges par rail.

Générer le rapport de recette.

Objectif : aucune carte branchée avant validation complète du backplane et de chaque faisceau.